GitHub

arokasprz100/HDL-Safe

Simple safe lock mechanism written in SystemVerilog.

Projekt na GitHub

Projekt

Właściciel: arokasprz100
Miasto: Kraków
Język: SystemVerilog

Metryki rankingu

Snapshot: kwiecień 2026

Gwiazdek: ⭐ 5
Nowe gwiazdki: ⭐ 0